自研芯片3D堆叠封装技术！又一半导体项目签约落户光谷

健康生活 2025年02月28日 12:00 3 admin

自研芯片3D堆叠封装技术！又一半导体项目签约落户光谷_大武汉

2月27日，武汉芯力科技术有限公司（以下简称“芯力科”）与东湖高新区签约，将在光谷建设异质异构集成高精度键合成套装备研发与应用项目。

当前，随着摩尔定律接近极限，三维异质异构集成技术成为弯道超车路径。相比传统的芯片平铺封装，三维异质异构集成技术用高密度键合实现芯片的3D堆叠封装，将不同材料、功能的芯片像搭积木一样堆起来，使集成芯片体积更小、性能更优越。

芯力科团队成员正在调试设备

芯力科成立于2024年，孵化自国家数字化设计与制造创新中心，公司核心技术源于华中科技大学机械学院尹周平教授团队。该团队深耕倒装键合技术与装备领域20多年，累计申请百余项高性能键合相关知识产权，并已与国内头部晶圆厂开展深度合作。

此次签约项目落户光谷筑芯科技产业园，将聚焦生成式AI、高性能计算（HPC）等高端芯片异质异构集成制程需求，对标国际先进水平，研发亚微米级键合成套装备及核心部件。项目建成后，预计将年产成套模块和装备数十台。

芯力科高精度超薄芯粒与晶圆亚微米级键合堆叠装备

尹周平表示，当前是硬科技创业最好的时代，我国半导体及泛半导体产业对芯片需求较大，光谷创新创业氛围浓厚，公司将在这里加速完成成果产业化，满足半导体企业对国产化芯片高端封装装备的需求。

据悉，包括芯力科在内，仅华中科技大学机械学院就已在光谷转化落地一批科技成果，诞生了华威科、国创科等高科技企业。东湖高新区相关负责人表示，将为企业提供细致周到的服务，做好投融资对接、人才政策支持对接工作，推动科技创新和产业创新在光谷深度融合。

(来源：光谷融媒体中心)

【编辑：姚昊】

国际汽车芯片巨头业绩下滑，中国市场或成制胜关键

发表评论