半导体深度报告！复盘CoWoS封装发展史：AI算力革命的封装基石

百科大全 2025年08月15日 17:35 1 admin

一、先进封装是“超越摩尔”思路下提升芯片性能的重要路径

摩尔定律是指“每经过约18-24个月，芯片性能提高一倍。”而随制程升级，器件尺寸越来越接近物理极限，仅缩小器件尺寸已经不足以延续摩尔定律。进入后摩尔时代，技术发展遵循两条路径：延续摩尔和超越摩尔。

延续摩尔(MoreMoore)：器件小型化，继续增加集成电路密度。然而由于传统材料已面临极限，需要通过新材料、新结构和新器件研发，走向三维芯片，FinFET技术可视为后摩尔时代新器件技术的标志。

但是制程工艺升级伴随成本挑战，据IBS，随着制程进入5nm节点，单位数量晶体管成本下降幅度急剧减少，即延续摩尔定律带来的经济效益正在锐减，同时工艺的复杂度提升，芯片散热能力、传输带宽、制造良率等多种因素共同影响，形成了芯片功耗墙、存储墙、面积墙等瓶颈，限制了单颗芯片的性能提升，此外先进节点的设计成本也随制程升级而大幅提升。

超越摩尔(MorethanMoore)：从功能出发，实现集成电路的多功能扩展。超越摩尔定律致力于在很小的空间内集成传感器件、射频器件、功率器件以及处理器等更多功能来提高系统的集成度。单个芯片上的异质集成技术、系统级封装(SiP:SysteminPackage)技术、3D封装等先进封装技术都是对超越摩尔思路的扩展。

随着技术体系和产业生态逐渐构建，以集成芯片为结果的先进封装将发展为芯片性能提升的主要路径之一，据《集成芯片与芯粒技术白皮书（2023）》，集成芯片技术是一条不单纯依赖尺寸微缩路线提升芯片性能的重要途径，在短期内难以突破自主EUV光刻机和先进节点制造工艺的情况下，可以提供一条利用自主低世代集成电路工艺实现跨越1-2个工艺节点的高端芯片性能的技术路线。

二、复盘CoWoS封装发展史：AI算力革命的封装基石

在AI与高性能计算的浪潮中，CoWoS走上核心舞台。作为先进封装体系中技术门槛最高、集成密度最强的路线之一，CoWoS凭借高带宽、低功耗、异构集成能力强等优势，精准匹配AI与HPC时代对系统性能与能效比的强需求，逐步成为高端AI芯片的封装标配，是AI浪潮中与先进制程并重的核心底座。

回顾台积电以CoWoS为核心的先进封装工艺布局，可以分为三个关键时期：

1、探索与验证期（2008–2015）：研发以硅中介层为核心的2.5D封装工艺，并进行早期的产品应用探索。

2、规模化商用期（2016–2021）：以英伟达为代表的AI芯片商全面导入，驱动CoWoS-S工艺不断升级；

3、技术平台化期（2022年至今）：CoWoS-R与CoWoS-L落地，3DFabric平台逐渐走向成熟，多样化工艺继续支持AI时代向前。

三、探索与验证

2011年台积电推出CoWoS封装，性能领先但面临成本掣肘。台积电作为推进摩尔定律的先锋，前瞻性的看到了后道封装工艺的速率不如前道的缺口。在2008年底，台积电设立集成互连与封装技术整合部门，2010年着手2.5DInterposer（中介层）的技术开发，2011年推出标志性2.5D封装技术CoWoS（ChiponWaferonSubstrate）。

首代CoWoS基于65nm工艺，具备0.25μm线宽和四层布线能力，具有系统性能提升、功耗降低与封装尺寸缩等优势。代表性应用是赛灵思（Xilinx）的“Virtex-72000TFPGA”芯片，以台积电CoWoS工艺将四颗28nm制程的FPGA芯片集成于硅中介层上，通过硅中介层实现芯粒之间的高速互联。

该产品是当时全球容量最大的器件，为客户提供了前所未有的200万个逻辑单元，在2011年实现小批量供货。

CoWoS性能强悍，但是同时也成本高昂，相比传统后道工艺，CoWoS需要前道设备、工艺、材料支持，比如制造硅中介层结构的TSV时，就需要用高深宽比的刻蚀设备。在2012年台积电CoWoS封装只有赛灵思一项订单。

四、HPC/汽车电子/消费电子带动先进封装市场扩张

随着数字化、网络化和智能化推进，算力基础设施、智能驾驶、智能制造等方面成为半导体市场的主要增长点。

对于服务器、数据中心和存储用半导体需求，ASML预计2030年达到2490亿美元，较2023年增长173.63%，年复合增长率达到15.47%；工业电子的半导体需求将达到1600亿美元，较2023年增长110.53%，年复合增长率达到11.22%；汽车电子的半导体需求达到1490亿美元，较2023年增长109.86%，年复合增长率为11.17%。